A3R1GE30JBF-8E

Zentel Japan
155-A3R1GE30JBF-8E
A3R1GE30JBF-8E

Fabricante:

Descripción:
DRAM DDR2 1Gb, 128Mx8, 800 at CL5, 1.8V, FBGA-60

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
No en existencias
Plazo de entrega de fábrica:
16 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 1   Múltiples: 1
Precio unitario:
S/-.--
Precio ext.:
S/-.--
Est. Tarifa:

Precio (PEN)

Cantidad Precio unitario
Precio ext.
S/13.47 S/13.47
S/12.61 S/126.10
S/12.22 S/305.50
S/11.95 S/597.50
S/11.68 S/1,168.00
S/11.33 S/2,832.50
S/11.13 S/5,565.00
S/10.86 S/10,860.00
S/10.43 S/25,240.60

Atributo del producto Valor de atributo Seleccionar atributo
Zentel Japan
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR2
1 Gbit
8 bit
400 MHz
FPGA-60
128 M x 8
400 ps
1.7 V
1.9 V
0 C
+ 85 C
DDR2
Tray
Marca: Zentel Japan
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 2420
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 70 mA
Nombre comercial: Zentel Japan
Peso de la unidad: 158 mg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

USHTS:
8542320032
ECCN:
EAR99

DDR2 SDRAM

Zentel DDR2 SDRAM features a double-data-rate architecture with two data transfers per clock cycle. The high-speed data transfer is realized by the 4 bits prefetch pipelined architecture. A bi-directional differential data strobe (DQS and /DQS) is transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs Differential clock inputs (CK and /CK). The DLL aligns DQ and DQS transitions with CK transitions.