LMX1204RHAT

Texas Instruments
595-LMX1204RHAT
LMX1204RHAT

Fabricante:

Descripción:
Circuitos de sincronización en fase (PLL) 12.8-GHz RF buffer m ultiplier and divid

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
No en existencias
Plazo de entrega de fábrica:
18 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 250   Múltiples: 250
Precio unitario:
S/-.--
Precio ext.:
S/-.--
Est. Tarifa:

Precio (PEN)

Cantidad Precio unitario
Precio ext.
Envase tipo carrete completo (pedir en múltiplos de 250)
S/1,039.76 S/259,940.00
500 Presupuesto

Atributo del producto Valor de atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Circuitos de sincronización en fase (PLL)
RoHS:  
RF PLLs and Synthesizers
1 Circuit
12.8 GHz
300 MHz
300 MHz to 12.8 GHz
2.6 V
2.4 V
Si
- 40 C
+ 85 C
SMD/SMT
VQFN-40
Reel
Marca: Texas Instruments
Kit de desarrollo: LMX1204EVM
Nivel de entrada: CML, LVDS, LVPECL
Sensibles a la humedad: Yes
Corriente de suministro operativa: 1.05 A
Voltaje de alimentación operativo: 2.4 V to 2.6 V
Tipo de producto: PLLs - Phase Locked Loops
Serie: LMX1204
Cantidad de empaque de fábrica: 250
Subcategoría: Wireless & RF Integrated Circuits
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

USHTS:
8542390090
TARIC:
8542399000
MXHTS:
8542399999
ECCN:
EAR99

LMX1204 JESD Buffer/Multiplexer/Divider

Texas Instruments LMX1204 JESD Buffer/Multiplexer/Divider has a high-frequency capability and extremely low jitter. This feature makes it a great approach to clock precision and high-frequency data converters without degradation to the signal-to-noise ratio. Each of the four high-frequency clock outputs and additional LOGICLK output, with a larger divider range, is paired with a SYSREF output clock signal. The SYSREF signal for JESD interfaces can either be internally generated or passed in as an input and re-clocked to the device clocks. For data converter clocking applications, having the clock jitter be less than the aperture jitter of the data converter is critical. In applications where more than four data converters must be clocked, various cascading architectures can be developed using multiple devices to distribute all the high-frequency clocks and SYSREF signals required. With a low jitter and noise floor, the Texas Instruments LMX1204, combined with an ultra-low noise reference clock source, is an exemplary selection for clocking data converters, especially when sampling above 3GHz.