LMK5C33414ARGCRS1

Texas Instruments
595-LMK5C33414ARGCRS
LMK5C33414ARGCRS1

Fabricante:

Descripción:
Sintetizador de reloj / depurador de fluctuación Three DPLL three AP LL four-input and 1

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
No en existencias
Plazo de entrega de fábrica:
18 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 2500   Múltiples: 2500
Precio unitario:
S/-.--
Precio ext.:
S/-.--
Est. Tarifa:

Precio (PEN)

Cantidad Precio unitario
Precio ext.
Envase tipo carrete completo (pedir en múltiplos de 2500)
S/174.07 S/435,175.00
5,000 Presupuesto

Atributo del producto Valor de atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Sintetizador de reloj / depurador de fluctuación
RoHS:  
14 Output
1.25 GHz
APLL
DPLL
VQFN-64
800 MHz
3.135 V
3.465 V
- 40 C
+ 105 C
LMK5C33414AS1
SMD/SMT
Reel
Marca: Texas Instruments
Sensibles a la humedad: Yes
Corriente de suministro operativa: 1.085 A
Producto: Network Synthesizers / Jitter Cleaners
Tipo de producto: Clock Synthesizers / Jitter Cleaners
Cantidad de empaque de fábrica: 2500
Subcategoría: Clock & Timer ICs
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

USHTS:
8542390090
ECCN:
EAR99

LMK5C33414AS1 Network Synchronizer

Texas Instruments LMK5C33414AS1 Network Synchronizer is a network synchronizer and jitter cleaner designed to meet the stringent requirements of wireless communications and infrastructure applications. The LMK5C33414AS1 is a device bundled with software support for IEEE-1588 PTP synchronization to a primary reference clock source. The network synchronizer integrates three DPLLs to provide jitter attenuation and hitless switching with programmable loop bandwidth and no external loop filters. This feature maximizes ease of use and flexibility. Each DPLL phase locks a paired APLL to a reference input.