CD74AC164BQAR

Texas Instruments
595-CD74AC164BQAR
CD74AC164BQAR

Fabricante:

Descripción:
Registros de cambio de contadores 8-Bit Serial-In/Para llel-Out Shift Regi

Ciclo de vida:
Nuevo producto:
Lo nuevo de este fabricante.
Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 2,950

Existencias:
2,950 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
12 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Mínimo: 1   Múltiples: 1
Precio unitario:
S/-.--
Precio ext.:
S/-.--
Est. Tarifa:

Precio (PEN)

Cantidad Precio unitario
Precio ext.
S/2.69 S/2.69
S/1.90 S/19.00
S/1.71 S/42.75
S/1.50 S/150.00
S/1.39 S/347.50
S/1.34 S/670.00
S/1.31 S/1,310.00
Envase tipo carrete completo (pedir en múltiplos de 3000)
S/1.21 S/3,630.00
S/1.19 S/7,140.00

Atributo del producto Valor de atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Registros de cambio de contadores
RoHS:  
8 bit
WQFN-14
CMOS
4 Input
157 ns
1.5 V
5.5 V
- 55 C
+ 125 C
Reel
Cut Tape
Marca: Texas Instruments
Corriente de salida de nivel alto: - 24 mA
Corriente de salida de nivel bajo: 24 mA
Estilo de montaje: SMD/SMT
Número de líneas de salida: 8 Output
Voltaje de alimentación operativo: 1.5 V to 5.5 V
Producto: Shift Registers
Tipo de producto: Counter Shift Registers
Serie: CD74AC164
Cantidad de empaque de fábrica: 3000
Subcategoría: Logic ICs
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

CNHTS:
8542399000
USHTS:
8542390090
TARIC:
8542319000
MXHTS:
8542399999
ECCN:
EAR99

CD74AC164/CD74ACT164 8-Bit SIPO Shift Registers

Texas Instruments CD74AC164/CD74ACT164 8-Bit SIPO Shift Registers have two serial inputs (A and B) connected through an AND gate and an asynchronous clear (CLR). The device requires a high signal on both A and B to set the input data line high; a low signal on either will set the input data line low. Data at A and B can be changed while CLK is high or low, provided the minimum set-up time requirements are met.