AS4C64M4SA-7TCNTR

Alliance Memory
913-AS4C64M4SA7TCNT
AS4C64M4SA-7TCNTR

Fabricante:

Descripción:
DRAM 256Mb, 3.3V, 143Mhz 64M x 4 SDRAM

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
No en existencias
Plazo de entrega de fábrica:
20 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 1000   Múltiples: 1000
Precio unitario:
S/-.--
Precio ext.:
S/-.--
Est. Tarifa:

Precio (PEN)

Cantidad Precio unitario
Precio ext.
Envase tipo carrete completo (pedir en múltiplos de 1000)
S/15.45 S/15,450.00
S/15.10 S/30,200.00

Embalaje alternativo

N.º de artículo del Fabricante:
Embalaje:
Tray
Disponibilidad:
En existencias
Precio:
S/16.74
Mín.:
1

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM
256 Mbit
4 bit
143 MHz
TSOP-II-54
64 M x 4
5.4 ns
3 V
3.6 V
0 C
+ 70 C
AS4C64M4SA
Reel
Marca: Alliance Memory
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 1000
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 55 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

CAHTS:
8542320020
USHTS:
8542320024
MXHTS:
8542320201
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.